This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



(11) Publication number:

02285682 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 01105922

(51) Intl. Cl.: H01L 29/804 H01L 29/203

(22) Application date: 27.04.89

(30) Priority:

(43) Date of application

publication:

22.11.90

(84) Designated contracting

states:

(71) Applicant: HITACHI LTD

(72) Inventor: TAGAMI TOMONORI

YAMANE MASAO

USAGAWA TOSHIYUKI

(74) Representative:

(54) SEMICONDUCTOR HETERO JUNCTION AND SEMICONDUCTOR DEVICE USING IT


(57) Abstract:


PURPOSE: To reduce a contact resistance in a junction interface as a gate breakdown strength is kept high by a method wherein an impurity is introduced only in the vicinity of the junction interface in a high concentration, a potential well layer is provided within a certain specified range from the junction interface and a high-concentration impurity layer only in the vicinity of a gate electrode or the potential well layer is removed or an acceptor impurity is introduced only in the vicinity of the gate electrode.

CONSTITUTION: First, an N-type high-concentration impurity layer is provided in an N-type GaAs layer 206, for example, in the vicinity of a hetero junction interface. Or a potential well layer, that is, thin

undoped GaAs layers 104 and thin undoped AlGaAs layers 106 are alternately laminated on the hetero junction interface and the number of the GaAs layers can be chosen in a range of one layer or more according to the magnitude of a contact resistance to be needed. Moreover, as these low-impurity density AlGaAs layers are depleted and the contact resistance is increased, the thickness of the AlGaAs layers are limited to a thickness of 100Å or thinner. Thereby, the tunneling probability of carriers can be enhanced. On the other hand, an acceptor diffused layer 210 is provided in the vicinity of a gate electrode 208. As the layer 210 compensates electrically a donor impurity under the lower part of a gate, a gate breakdown strength rises.

COPYRIGHT: (C)1990,JPO&Japio





®日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平2-285682

®Int. Cl. ⁵

識別記号

庁内整理番号

個公開 平成 2年(1990)11月22日

H 01 L 29/804 29/203

8526-5 F 7733-5 F

H 01 L 29/80

Α

審査請求 未請求 請求項の数 6 (全9頁)

の発明の名称 半導体異種接合およびそれを用いた半導体装置

②特 願 平1-105922

②出 願 平1(1989)4月27日

⑩発 明 者 田 上 知 紀 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

⑩発 明 者 山 根 正 雄 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑩発 明 者 字 佐 川 利 幸 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

勿出 願 人 株式会社日立製作所

四代 理 人 弁理士 中村 純之助

東京都千代田区神田駿河台 4 丁目 6 番地

明細

1. 発明の名称

半導体異種接合およびそれを用いた半導体装置

- 2.特許騎求の範囲
 - 1. 伝導符または価電子群にエネルギー不避続状態を有する半導体異種接合において、上記接合 界面の近傍に高濃度不純物層が設けられている ことを特徴とする半導体異種接合。
 - 2. 伝導帯または価電子帯にエネルギー不連続状態を有する半導体異種接合において、キャリアに対してポテンシャル降壁となる側の半導体層中の上記接合界面の近傍に、上記キャリアを生じさせるような高濃度不純物層が設けられていることを特徴とする半導体異種接合。
 - 3. 伝導部または価電子部にエネルギー不連続状態を有する半導体異種接合において、キャリアに対してポテンシャル障壁となる個の半導体層中の上記接合界面から100人以内の部分にポテンシャル非戸層が少なくとも1層設けられていることを特徴とする半進体異種接合。

- 4. 電極と健動層との間に半導体異種接合を有する半導体装置において、上記半導体異種接合が 請求項1、2または3記載の異種接合であることを特徴とする半導体装置。
- 5. 1 個または複数個の上記電極の近傍において、 上記高濃度不純物層または上記ポテンシャル井 戸層が除去されていることを特徴とする請求項 4 記載の半導体装置。
- 6. 1個または複数個の上記電極の近傍における 上記高濃度不純物層の部分に、上記高濃度不純 物層の不純物と逆の導電型を生じさせる不純物 が導入されていることを特徴とする請求項4記 載の半導体装置。
- 3. 発明の詳細な説明

【産業上の利用分野】

本発明は、半導体及種接合および半導体装置に 係り、特に、高速、低雑音、あるいは高増幅率で あるような半導体装置とその作数を可能にするよ うな半導体異種接合に関する。

【従来の技術】

世来、半導体異額接合およびそれを用いた半導体装置については、電子情報通信学会技術報告ED87-158、37頁、および電子情報通信学会技術報告ED88-77、47頁に詳しく記載されている。

【発明が解決しようとする課題】

上記従来例においては、GaAsとAlGaAsの半導体異種接合を用いており、特に、AlGaAsの接合近傍の不純物濃度を下げることにより高耐圧化を図っている。しかし、そのごとにより、異種接合界面の接触抵抗が増加し、高速、低雑音な動作を妨げるという問題を有していた。

【課題を解決するための手段】

上記録題を解決するために、接合界面の近傍のみに不純物を他の部分より高濃度に導入した。または接合界面から100人以内の部分にポテンシャル井戸となる層を1層以上設けた。そしてゲート電極の近傍においてのみ高濃度不純物層、あるいはポテンシャル井戸層を除去するか、電極の近傍

- 3 -

102は厚さ100人、Siドナー密度 5×10² *
/ cm²のn[†]型A1。.。Ga。. ¬As層、103は
Siドナー密度 2×10² ⁷/cm²のn型 GaAs層で
ある。本標造を作製するには、10 A 程度の厚さで
Siドナー密度 および結晶組成を制御できる結晶
成長法が必要であるが、ここでは分子線エピタキ
シー法を用いて成長温度 550℃で成長した。この
他に有機金属気相成長法などを用いても、 基板温
皮および材料ガスの切り替えに留意した装置を用いて上記の条件を消たすことができれば同様の効果が得られる。ドナーとしてはSiの他にSn.
S・Te、Se などを用いてもよい。

本構造においては、異種接合界面に生じる空間電荷層の厚さが約80人となる。第2回に示したのは n⁺型A 1。。G a。.,A s 層 1 0 2 のない従来の構造であるが、この場合には空間電荷層の厚さが約200人と2.5倍となる。界面を通過するトンネリング電流の密度は空間電荷層の厚さの指数関数に反比例するので、本発明の一造においては従来の約10倍のトンネリング電流が流れる。すなわち、

の高額度不統物層の部分に、先に導入した不頼物 と逆の導電型を生じさせる不純物を導入した。 【作用】

[寒悠例]

実施例1

第1回は、本発明の実施例1の構造のエネルギー帯構造図である。100はSiドナー密度2×10''/cm'のn型A1...,Ga..,As 層、101は厚さ150人のアンドープA1...。Ga...,As 層、

-4-

界面の接触抵抗は1/10になる。

また、ここでは n型の場合について述べたが、p型の場合にも電子の代わりに正孔を、伝導帝の代わりに低電子帯を、ドナーの代わりにアクセプタを考えれば、全く同様にして接触抵抗を低級できるのは勿論のことである。

また、用いる材料もここで挙げたAlGaAs /GaAsの組合せに殴らず、例えばこの値にも、 AlGaAs/InGsAs、GaAs/ In GaAs、In GaAs/In Al As、In GaAs/In Al As、In GaAs/In P、GaSb/Al GaSb
等の組合せにおいても、異種接合界面に接触抵抗が生じるがその場合でも同様のエネルギー構造を
実現できるので、刺繍の効果が行られるのは勿論である。

奖施例2

- 7 -

製置の断面構造模式図である。201は半絶線性 G a A s 基板、202は低不純物密度 G a A s 層 (厚さ3000人、不純物密度 1 × 10¹⁶/cm²以下)、203はn 型 A 1 c. , G a c. , A s 層 (厚さ300人、不純物密度 1 × 10¹⁶/cm²)、204は低不純物密度 A 1 G a A s 層 (厚さ200人、不純物密度 1 × 10¹⁷/cm²以下)、205は n [†]型 A 1 c. , G a c. , A s 層 (厚さ100人、不純物密度 5 × 10²⁶/cm²)、206は n 型 G a A s 層 (厚さ1600人、不純物密度 5 × 10²⁶/cm²)、207はソース電極、208はゲート電極、209はドレイン電板である。

低不統物密度 G a A s 層 2 0 2 の厚さは500人以上であればトランジスタ動作する。しかし、その厚さが2000人以下であると抗板の影響によって電子濃度が減少してしまう。その厚さが2000人以上であれば電子濃度の減少は 1 ×10⁴ / cm *以下となるので2000人以上であることが選ましい。また、低不純物密度 G a A s 層 2 0 2 中の不純物密度は少ないほど電子の移動度は高くなるが、トラ

来よりも5 倍程度高くなり、また、熱エネルギーをもつ電子による電流も増加する。これらの効果により、本実施例の異種接合界面の接触抵抗は従来の1/7程度となった。

なお、本実施例において挙げた膜厚および層数の数値は絶対的なものではない。ようするに空間電荷層中に電子のトンネリングし得る層が形成されればトンネリング電流は増加するので、接触抵抗は減少する。したがって、必要とされる接触抵抗の大きさによってGaAs層の数を1層以上の範囲で選ぶことができる。

また、材料についても実施例1と同様にここであけた材料に限られる訳ではなくA1GaAs/InGaAs、GnAs/InGaAs、 InGnAs/InA1As、InGaAs/ InP、GaS b/A1GaS b 等の組合せにおいても同様の特徴を作製することにより同様の効果を得ることができる。

実施例3

第4回に示したのは本発明の実施例3の半導体

- 8 -

ンジスタ動作の観点からは若干のp型になるのが 望ましい。しかし、不純物密度があまりに高いと p型の中性領域が形成されトランジスタ動作が著 しく阻害される。したがって、低不純物密度 GaAs層202中の不純物はアクセプタでその 密度は中性領域が形成されない程度であることが 望ましい。すなわち、その厚さが3000人であれば 1×10¹⁶/cm³以下、1μmであれば1×10¹⁶/cm³ 以下である必要がある。

n型A 1。... G a g ... A s 層 2 0 3 の厚さは300 人 ± 100 A 、不純物密度 0,5 ~ 5 × 10 1 2 / cm 3 の範囲で、また、低不純物密度 A 1 G a A s 層 2 0 4 の厚さは200 A ± 100 A 、不純物密度は 1 × 10 2 7 / cm 3 以下の範囲で選ぶことができる。ただし、ここで、耐圧および関値電圧を考慮する必要があるためにそのすべてを自由に選ぶことはできない。耐圧向上のためには n型 A 1。... G a a ... A s 層 2 0 3 中に n 型の中性領域ができないことが領ましい。したがって、n型 A 1。... G a a ... A s 層 2 0 3 と低不純物密度 A 1 G a A s 層 2 0 4 の厚

さおよび不頼物密度はトランジスタに要求される 閾値電圧を実現し、かつ、 n 型

Al..,Ga..,As層203中に中性領域が生じないように上記の範囲から選ぶべきである。

また、層203、204、205においてA) 組成は0.3であるが、この値は必ずしも0.3である 必要は無い。チャネル中の電子密度はA)組成と 共に増加するのでA1組成は高い方が望ましいが、 化学的に活性なA1の組成が増加することによっ て結晶中の不純物、あるいは欠陥の最が増加する とともに、異種接合界面における接触抵抗が増加 し、トランジスタ特性が劣化する。そこで、ここ では根成を0.3としたが、0.15から0.5の間の範囲 であればトランジスタとして正常に動作する。

本発明の接触抵抗低波の効果は、 n[†]型A 1。.。G a。.,A s 層 2 0 5 の厚さが100 Å であれば不純物密度が4×10^{1.8}/cm³で飽和し、それよりも低密度の場合には効果が落れる。その様子を表わしたのが第6 図および第7 図である。第6 図で不純物密度が4×10^{2.8}/cm³以上の場合には接

- 11 -

あることが望ましい。また、不純物密度は高ければ高いほど望ましいが、n型GaAs層206の抵抗がチャネル抵抗に較べて10%以下であればその効果はほぼ飽和するので、厚さと抵抗の兼ね合いで決定すればよい。

AlGaAs層をこの部分に用いることはしていない。

本構造の作製工程は以下の通りである。

まず、半絶縁性G a A s 基板 2 0 1 上に 2 0 2 ~ 2 0 6 までの周 適を順次堆積する。 堆積方法

触抵抗低級の幼界は飽和しているのでここでは不 純物密度 5 × 10² ° / cm³ を進んでいるが、それよ り低密度、例えば 1 × 10² ° / cm³ でもある程度の 効果は得られる。したがって、 n⁺ 型

Al。... Ga。... As 暦205の不純物密度は1~5×10¹⁰ / ca³の範囲で選べばよい。また、n⁺型Al。... Ga。... As 暦205の厚さについては、第7回に示したように、80 A以上であれば接触抵抗症滅の効果は飽和しているので、ここでは100 Aを選んでいるが40 A程度でもその効果は表われている。そこで40~100 Aの範囲で選べばよい。なお、これらの値はAl。... Ga。... As 層についなお、これらの値はAl。... Ga。... As 層にいなお、これらの値はAl。... Ga。... As 層にいなお、これらの値はを16... 。Ga。... As 層にいなお、これらの値はを16... なるのであって、Al組成が異なる第6回、あるいは第7回に和当するデータから適切な改厚および不純物密度を決定することが可能である。

- 12 -

としては分子線エピタキシー法、あるいは有機金属気相成長法などを用いて成長を行なえばよい。ただし、その際にドーピングした不輔物が拡散しないように結品成長条件、および不純物の種類を破ぶ必要がある。分子線エピタキシー法の場合にはSiを不純物として用い、成長温度を600℃以下にすることによって上記の条件を実現することが可能である。

 行なってパターンを形成した後に倒壁を形成する ことによって寸法を縮小する工程を用いてもよい。 その後、GaAsのみをエッチングし、

A] G a A s をほとんどエッチングしないような 溶液、例えばアンモニアと過酸化水素の 1 : 50の 混合被によりエッチングし、n型G a A s 履 2 0 6 のみを除去する。さらに、A 1 G a A s を 制御性よくエッチングできる溶液、例えば 5 ℃に 保ったリン酸、過酸化水素、水の 1 : 10: 40の混 合液により100 A エッチングし、n †型

Al...Ga...As 暦205を除去する。そこにゲート電極としてAlを3000人蒸着しリフトオフすることにより、第1回に示す构造を得る。さらに、図には示していないが、保護膜としてリン酸ガラス(PSG)を4000人程度全面に堆積し、通常のホトリングラフィーとエッチングによって電極の上部のみに穴を開けてそこに対して配線することにより副駆性を向上させることができる。

ゲート長0.2μmのトランジスタの特性は以下の とおりである。

- 15 -

G a A s 層を設ける。または n [†]型
A 1。., G a a ., A s 層 2 0 5 を設けない場合は、
低不純物密度 A 1 G a A s 層 2 0 4 と n 型
G a A s 層 2 0 6 との間に設ける) ことにより、
n 型 G a A s 層 2 0 6 のエネルギー増位を下げる
ことができ、それに伴って n [†]型

A 1 ..., G a ..., A s 暦 2 0 5 (または低不純物密 皮 A 1 G a A s 暦 2 0 4) のエボルギー準位も下 がるので、キャリアのトンネリング確率を高くす ることができる。なお、 n * 型

Alo.s Gao.v As 暦205を設けないで、上記n[†]型GaAs 層のみを設けても本発明の効果があるが、断方設けることにより効果をより高めることができる。

また、用いる材料はここで挙げたAlGaAs /GaAsの組合せに限らず、例えばこの他にも、 AlGaAs/InGaAs、GaAs/ InGaAs、InGaAs/InAlAs、 InGaAs/InP、GaSb/AlGaSb 等の組合せにおいても異想接合界面に接触抵抗が ソース・ゲート間抵抗 R $_{5.6}$ 0.5 $_{\Omega}$ m、 $_{1.2}$ G Hz における最小雑音指数 0.65 d B、 その時の利得 $_{1.2}$ d B、 変 断 周 波 致 $_{f}$ $_{t}$ t $_{1.2}$ G Hz で あった。 従来 例 の 場合のソース・ゲート間抵抗 R $_{5.6}$ $_{1.0}$ C m、 $_{1.2}$ G Hz に おける最 小 鍵 音 指数 0.85 d B、 その 時の 利 得 $_{1.0}$ 5 d B、 遮 断 周 波 数 $_{f}$ $_{t}$ 5 0 G Hz で あるので、 それと 比 飲 し て 努 し い 改 客 の 効 果 が 見 ら れ た。

また、被体盘素温度に冷却した場合にはその意はさらに大きくなり、使来例の場合の12G 肚における最小難音指数0.55d B、その時の利得12d B、遮断周波数 f_765G 肛に対して、本実施例の場合12G 世における最小難音指数0.32d B、その時の利得16.5d B、延断周波数 f_7140G 地となった。

また、n型GaAs層206を除去しなかった 場合にはゲートの耐圧が1V以下になり、特性の 翻定は不可能であった。

なお、関には示してないが、異種接合界面近傍の n型 G a A s 層 2 0 6 に n型高濃度不純物層を設ける(検査すれば、 n⁺ 型 A 1。., G a。., A s 層 2 0 5 と n 型 G a A s 層 2 0 6 と の間に n⁺型

- 16 -

生じるが、その場合でも同様のエネルギー構造を 実現できるので、同様の効果が得られるのは勿論 である。

実施例4

第5図(a)に示したのは、本発明の実施例4の断面構造図である。実施例3と異なるのは n型A1。。Ga。、AS層205をエッチングする代わりにアクセプタ拡散層210を設けた点であり、それ以外の点は実施例3と同じである。

製造方法は個稀違の堆積および G a A s 酒 2 0 6 のエッチングまでは実施例 3 と 同僚に行なう。その後、アクセプタ不純物、例えば B e あるいは Z n を表面原子独皮が 5 × 10 ** / cm* になるように素者し、さらにゲート金属の形成を実施例 3 と 同様に行なう。その後、450 でで 5 分間 アニールして 不純物を 拡散 し アクセプタ 拡 敬 暦 2 1 0 を形成する。この拡散は 保 酸 である P S G の形成と 同時に行なうことも 可能である.

アクセプタ拡散層は第5回(b)に示すように ゲート下部のドナー不純物を電気的に補償するの でゲートの耐圧が上昇する効果がある。

本実施例のトランジスタの高周波特性は実施例 3 のそれとほぼ間様であり、また、ゲート耐圧は 8 V以上となり充分な特性が得られた。

実施例5

第8図に示したのは、本発明の実施例 5の半海体装置の断面構造模式図である。実施例 3と異なるのは低不純物密度 G a A s 層 2 O 2 の 5 板側の一部(2500人)を A 1 x G s 1-x A s 層 3 O 1 (x = 0.3)で構成したことである。 A 1。 a G a a 。 、 A s 層 3 O 1 は電子 叙和力が G a A s よりも大きいため、チャネル中で加速されエネルギーの高くなった電子が基板側に入り込む確率が小さくなり、いわゆるショートチャネル効果が低減される。そのため、相互コンダクタンスは上昇し、ドレインコンダクタンスは減少する。その結果、素子の雑音は低減される。

A l 。. ,G a 。. ,A s 層 3 O 1 の厚さは、上記のショートチャネル効果の低減の為であれば100人 程度でも効果が現われるが、チャネル中の電子濃

- 19 -

素子の作製は実施例3と全く阿様に行なえばよ い

実施例6

第9回に示したのは、本発明の実施例6の半導体装置の断面構造技式回である。実施例3と異なるのは低不純物密度GaAs層とn型

Alo., Gao., As 刷との間に厚さ300 Aの

I n, G a 1-y A s 圏 3 O 2 (y = 0.15) を抑入したことである。 I n o . 1 s G a o . . , A s は電子銀和力がG a A s よりも大きいため電子は

Ino.15 Caa. s A s 周中に集まり、

I n e, 1, g a e, e, Λ s 層 3 O 2 はチャネルとなる。

また、Al,,,Ga,,,Asと

I na.ss G a o. os A s との電子銀和力の差が A l o. og a o. os A s と G a A s との電子銀和力の 度との兼ね合いで実施例3における低不純物密度 GaAs層202の厚さと同様の記慮によって決 定される。ただし、ごの場合には

A 1。., G a。., A s 層 3 0 1 の厚さと低不純物密度G a A s 層 2 0 2 の厚さを加えたものが電子密度を決定するので、その質が2000 A 以上になることが望ましい。なお、低不純物密度G a A s 層 2 0 2 の厚さは100 A 程度以下になると電子の移動度の低下等の悪影響が現われるので100 A 以上であることが望ましく、また2000 A を超えるとショートチャネル効果の抑制が十分でなくなるのでこの範囲で選ぶのが望ましい。ここでは500 A とした。

また、 A 1 * G a 1 - * A s 圏 3 O 1 における A 1 組成 x の値が高いほどショートチャネル効果は抑制されるが、逆に、化学的に活性な A 1 の組成が増加することによって結晶中の不純物、あるいは 欠陥の量が増加しトランジスタ 特性が劣化する・したがって、 A 1 組成 x の値は実用的には 0.1 ~ 0.5 の間が望ましく、ここでは 0.3 とした・

- 20 -

差よりも大きいため、チャネル中に存在する電子 の密度が1.5×10^{1.2}/ m²と実施例3の1.5倍にな

なお、Ino.iiGao.as AsはGaAsと格子定数が異なるが、厚さが300人と海いため、界面に転位が発生することは無く来子の特性が劣化することも無い。Inの組成をさらに増加させることによって電子親和力の整は増大するが、格子定数の不一致も大きくなるので、界面に大量の要が発生しないように関厚を更においてIn組成yの値が0.4以上であると膜厚を10人以下にしなければならず、効果がほとんど無くなるので、In組成yの値は0.4以下であることが望ましい。素子の作類は実施例3と全く同様に行なえばよ

チャネル中に存在する電子の密度が増加したことによってソース・ゲート関抵抗Rsxが0.35Ωmに減少し、12GHにおける最小雑音指数は0.59dB. その時の利得は13dB. 遮断周波数 f τは

105G近となり、それぞれ改祥された。

なお、本実施例において、実施例5と同様に低不純物密度G a A s 層2 0 2 の一部、もしくは全部を A 1 x G a x - x A s 層 3 0 1 で構成すれば本実施例の効果に加えて実施例5 同様の効果が得られるのは言うまでもない。

【発明の効果】

以上説明したように、本発明によれば、ゲート 耐圧を高く保ったまま、ヘテロ接合における界面 の接触抵抗を低減することが可能になる。

4.図面の簡単な説明

第1図は、本発明の実施例1のヘテロ接合のエネルギー帯構造図、第2図は、健来例のヘテロ接合のエネルギー帯構造図、第3図は、本発明の集施例3の半導体装置の断面構造製式図、年発明の実施例4の半導体装置の断面構造模式図、第5図(b)は、本発明の実施例3において、

- Z3 -

207…ソース電極

208…ゲート電極

209…ドレイン電極

210…アクセプタ不純物源入領域

301…低不純物密度AlGaAs層

302…低不軌物密度 In Ga As 層

代理人弁理士 中 村 箱 之 功

n⁺型Al..., Ga..., As 層(205)中のドナー不純物密度を変えたときの接触低効率の値の変化を示す図、第7回は、本発明の実施例3においてn+型Al..., Ga..., As 層(205)の原きを変えたときの接触低効率の値の変化を示す例、第8回は、本発明の実施例5の半導体装置の断面構造模式図、第9回は、本発明の実施例6の半導体装置の断面構造模式図である。

100 ··· n型Al...Ga...As層

101…アンドープAl。.,Ga。.,As層

102 ··· n [†] 型 A l a. . G a a. . A s 層

103 ··· n型G a A s 周

104…アンドープGaAs腐

106…アンドープAlGaAs層

201…半絶縁性GaAs基板

202…低不輔物密度GaAs層


203…n型Ala.,Gaa.,As層


204…低不純物密度AlGaAs層


205 ··· n⁺型Al。., Ga。., As原

206…n型GaAs層

- ,24, -







【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成9年(1997)3月28日

【公開番号】特開平2-285682 【公開日】平成2年(1990)11月22日 【年通号数】公開特許公報2-2857 【出願番号】特願平1-105922 【国際特許分類第6版】

H01L 29/778 21/338 29/812

(FI)

H01L 29/80

H 7376-4M

硫 木相 正

平成 8年 4月18日



物并户县农

平成 1年特許股第105922号 し、事件の表示

2. 植正をする哲

事件との関係

人国出行特

[5]0)株式会社 日立製作所

3.代 鬼 人

(〒100) 東京都千代田区丸の内--丁目5番1号 新丸ノ内ビルチング3階45区(電影3214-0502)

(6835) 弁理士 中村 萬 之 助信

4. 福田の対象 祭明の名称、期間舎の特許請求の範囲。 元明の詳細な説明の各郷

- 5. 補正の内容
- (1) 范明の名称を「半導体装置」と訂正する。
- (2) 明殿書の特許請求の範囲を設付別紙のように訂正する。
- (3)明報書祭19頁第11行の「大き」を「かさ」とび正本る

銋

特許研究の範囲

- 1. ゲート電锅を挟んでチャネルの両側に位置するソース電極およびドレイン 私柜と上記チャネルを構成する館動層との間に第1の半導体異種接合が形成され たトランジスタを有する半導体装置において、上記第1の具種接合は伝導符また は価電子帯にエネルギー不運続状態を有し、上記第1の異種投合を構成する半導 休屋のうちキャリアに対してポテンシャル降壁となる第1の半導体層は上記ソー ス位極および上記ドレイン電極から違い側に位置し、上記第1の半導体層は上記 ゲート電極と上記チャネルとの間を通って上記ソース電極と上記ドレイン電極の 部分間で建就しており、上記第1の半導作階の上記第1の典種並合の界面倒は上 記キャリアを生じさせる不見物で高度度化していることを特徴とする半導体装置。
- 2. 上記館助層は第2の半導体異種接合を有し、上記第2の異難接合を構成す る半導体層のうち上記キャリアに対してポテンシャル障壁となる第2の半導体層 は上記キャリアを生じさせる不能物を有しており、上記第2の半巻体層は第3の 半導体層と上記第2の異種接合を形成しており、上記第3の半導体層の上記第2 の異種接合の界面側に上記キャリアが流れる上記チャネルが形成されることを特 徴とする結束項票 1 記載の半導件英選。
- 3. 上記能動用の上記ゲート電極と反対側の面側に、上記キャリアに対してボ テンシャルは吹となる第4の半導体層を有することを特徴とする請求項1又は2 に記載の半導体装置。